Laporan Akhir 1

PERCOBAAN 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian

4. Prinsip Kerja

5. Video Percobaan

6. Analisis

7. Download

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

Module D'Lorenzo

Jumper

    1. Panel DL 2203C. 

    2. Panel DL 2203D. 

    3. Panel DL 2203S. 

    4. Jumper.

3. Rangkaian [Kembali]

4. Prinsip Kerja [Kembali]

    Pada percobaan, rangkaian counter terdiri atas 4 JK flip-flop, 4 logic probe dan dua buah switch spdt yang terhubung ke masing-masing kaki S dan R dari JK flip-flop. Counter merupakan rangkaian yang berfungsi sebagai penghitung, pada percobaan ini rangkaian merupakan model dari asynchronous binary counter 4 bit dengan 4 JK flip-flop yang dirangkai seri dan hanya flip flop pertama yang mendapatkan tegangan dari clock.

    Pada percobaan outputan dari Q akan diumpankan ke logic probe dan inputan clock flip-flop selanjutnya. Clock pada masing-masing JK flip-flop bersifat fall time yaitu akan mengubah nilai jika bit berasal dari 1 ke logika 0. Jadi ketika flip-flop pertama menghasilkan output 1, maka tidak akan mempengaruhi flip-flop selanjutnya. Namun, ketika flip-flop pertama menghasilkan output 0 setelah output 1, maka flip-flop selanjutnya akan merubah nilai outputan begitu seterusnya hingga flip-flop terakhir.

    Outputan keseluruhan dari rangkaian ini akan menghasilkan counter secara berurutan dari 0-15.

5. Video Percobaan [Kembali]

6. Analisis [Kembali]

1) Analisa apa yang terjadi ketika input SRnya dihubungkan ke ground ketika SR aktif low

Jawab:

    Ketika input pada kaki SR flip-flop dihubungkan ke ground saat kaki SR aktif low, maka JK flip-flop akan berada pada kondisi terlarang atau output dari masing-masing JK flip-flop memberi logika 1 dan counter tidak mulai menghitung. Karena SR aktif low dan kakinya terhubung ke ground pada inputan maka kondisi S dan R akan aktif.

2) Apa yang terjadi jika Q' masing-masing flip-flop dihubungkan ke input clock flip-flop selanjutnya

Jawab:

    Ketika output Q' dihubungkan ke input clock flip-flop selanjutnya, yang terjadi pada outputan logic probe ialah counter akan menghitung mundur atau counter down. Hitungan akan dimulai darin 0000 lalu ke 1111 lalu 1110 hingga kembali ke 0000 lagi menandakan nilai bit semakin turun, ini menandakan kalau counter menghitung mundur.

7. Download [Kembali]

Download HTML [Klik di sini]

Download video simulasi [Klik di sini]

Download Datasheet IC74LS112 [klik disini]

Download Datasheet Logicprobe [klik disini]

Download Datasheet switch SPDT [klik di sini]