Minggu, 04 Juni 2023

Tugas Pendahuluan 1




1. Kondisi
[Kembali]

Percobaan 1 Kondisi 5

Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1=1, B2=0, B3=clock, B4=1, B5=1, B6=1


2. Gambar Rangkaian Simulasi [Kembali]





3. Video Simulasi [Kembali]


4. Prinsip Kerja [Kembali]

Rangkaian JK flip flop

Rangkaian JK flip-flop didalamnya terdapat R-S flip-flop hal ini dikarenakan JK flip-flop merupakan pengembangan dari RS flip-flop. Pada percobaan terdapat switch SPDT yang berfungsi sebagai input. Dengan kondisi inputan sesuai dengan kondisi percobaan yaitu B0=1, B1=1, B2=0, B3 =clock, dan B4 =1. Pada kaki set, reset, serta clock menggunakan prinsip aktif rendah. Aktif rendah ini berarti jika inputan 0 maka rangkaian akan aktif. Nilai output akan dipengaruhi oleh set dan reset terlebih dahulu. Karena kondisi pada input B1=1 dan B0=1, maka set dan reset tidak dalam kondisi aktif, sehingga output Q tidak akan terpengaruhi. Kemudian, pada input B2=0, inputan ini akan mempengaruhi keluaran Q= 0. Input B4=1, maka nilai Q’ menjadi 1. Pernyataan tersebut sesuai dengan tabel kebenaran ini:





Rangkaian D flip flop

Pada rangkaian D Flip-Flop sesuai dengan kodisi yang telah dipilih maka yang bekerja adalah R-S Flip-Flopnya karna input yang masuk berlogika 0, jadi apapun yang dilakukan pada input masukan D  tidak akan mempengaruhi output dari rangkaiannya, jadi output tidak akan berubah sesuai dengan output sebelumnya, hal ini dinamakan dengan kodisi tetap atau output tanpa perubahan.

Rangkaian D flip-flop pada percobaan sesuai dengan kondisi inputan T dengan inputan B5=1 dan B6=1 dan B5 terhubung ke kaki D dan B6 terhubung ke clock sebagai trigger. Input D digunakan untuk mengatur keadaan output dari flip flop. Jika input D berubah, maka keadaan output akan mengikuti nilai dari input D tersebut. Pada sinyal clock naik atau turun, data pada input D akan disimpan dan diperbarui dalam flip flop. Pada rangkaian ini clock memiliki prinsip aktif tinggi dimana clock akan bekerja ketika dari logika 0 ke logika 1 dengan ketentuan clock bekerja dengan prinsip aktif tinggi, maka keluarannya adalah Q=1 dan Q’=0. Ketika B5 = 1 dan clock memberikan trigger kepada sistem. Hal ini sesuai dengan tabel kebenaran berikut:





 

5. Link Download [Kembali]
Download HTML [Klik di sini]
Download rangkaian simulasi [Klik di sini]
Download video simulasi [Klik di sini]
Download Datasheet IC74LS112 [klik disini]
Download Datasheet IC7474 [klik disini]
Download Datasheet switch SPDT [klik di sini]

















Tidak ada komentar:

Posting Komentar

Entri yang Diunggulkan

Tugas Besar Sensor

[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1.Tujuan 2. Alat dan Bahan 3. Dasar Teori 4. Percobaan 5 .Download   Sistem Pengaman...